建筑配電箱因應用較廣,負反饋對放大器性能有四種影響: 1.負反饋能前進放大器增益的穩定性. 2.負反饋能使放大器的通頻帶展寬. 3.負反饋能削減放大器的失真. 4.負反饋能前進放大器的信噪比. 5.負反饋對放大器的輸出輸進電阻有影響. 5、建筑配電箱負反饋種類（電壓并聯反饋，建筑配電箱電流串連反饋，電壓串連反饋和電流并聯反饋）；負反饋的建筑配電箱優點（下降放大器的增益靈敏度，改變輸進電阻和輸出電阻，改良放大器的線性和非線性失真，有效地擴展放大器的通頻帶，自動調度作用）（未知） 6、建筑配電箱放大電路的頻率抵償的目的是什么，有哪些體例？（仕蘭微電子） 頻率抵償目的就是減小時鐘和相位差，使輸進輸出頻率同步. 頻率抵償的底子思想就是在根基電路或反饋網絡中添加一些元件來改變反饋放大電路的開環頻率特性(主要是把高頻時最小頂點頻率與其相近的頂點頻率的間距拉大),破壞自激振蕩條件,經包管閉環穩定工作,并滿足要求的穩定裕度,實際工作中常采取的體例是在根基放大器中接進由電容或RC元件組成的抵償電路,來消往自激振蕩. 7、頻率響應，如：怎么才算是穩定的，如何改變頻響曲線的幾個別例。（未知） 8、給出一個查分運放，如何相位抵償，并畫抵償后的波特圖。（凹凸） 9、根基放大電路種類（電壓放大器，電流放大器，互導放大器和互阻放大器），優缺點,特別是普遍采取差分結構的原因。（未知） 10、給出一差分電路，奉告其輸出電壓Y+和Y-,求共模分量和差模分量。（未知） 11、畫差放的兩個輸進管。（凹凸） 12、畫出由運放組成加法、減法、微分、積分運算的電路原理圖。并畫出一個晶體管級的運放電路。 13、用運算放大器組成一個10倍的放大器。（未知） 14、給出一個簡單電路，讓你分析輸出電壓的特性（就是個積分電路），并求輸出端某點的 rise/fall時間。(Infineon筆試試題) 15、電阻R和電容C串連，輸進電壓為R和C之間的電壓，輸出電壓分袂為C上電壓和R上電壓，要求制這兩種電路輸進電壓的頻譜，判定這兩種電路作甚高通濾波器，作甚低通濾波器 。當RC<< period - setup ? hold 16、時鐘周期為T,觸發器D1的成立時間最大為T1max，最小為T1min。組合邏輯電路最大延遲為T2max,最小為T2min。問，觸發器D2的成立時間T3和連結時間應滿足什么條件。 17、建筑配電箱給出某個一般時序電路的圖，有Tsetup,Tdelay,Tck->q,還有 clock的delay,寫出決定最大時鐘的因素，同時給出表達式。（威盛VIA 2003.11.06 上海筆試試題） 18、說說靜態、動態時序模擬的優缺點。（威盛VIA 2003.11.06 上海筆試試題） 20、給出一個門級的圖，又給了各個門的傳輸延時，問關頭路徑是什么，還問給出輸進，使得輸出依靠于關頭路徑。（未知） 21、邏輯方面數字電路的卡諾圖化簡，時序（同步異步差別），觸發器有幾種（區別，優點），全加器等等。（未知） 22、卡諾圖寫出邏輯表達使。（威盛VIA 2003.11.06 上海筆試試題） 23、化簡F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛） 24、please show the CMOS inverter schmatic,layout and its cross sectionwith P- well process.Plot its transfer curve (Vout-Vin) And also explain the operation region of PMOS and NMOS for each segment of the transfer curve? （威盛筆試題c ircuit design-beijing-03.11.09） 25、To design a CMOS invertor with balance rise and fall time,please define th e ration of channel width of PMOS and NMOS and explain? 26、為什么一個尺度的倒相器中P管的寬長比要比N管的寬長比大？（仕蘭微電子） 27、用mos管搭出一個二輸進與非門。（揚智電子筆試） 28、please draw the transistor level schematic of a cmos 2 ｉｎｐｕｔ AND gate and explain which ｉｎｐｕｔ has faster response for output rising edge.(less delay tim e)。（威盛筆試題circuit design-beijing-03.11.09） 29、畫出NOT,NAND,NOR的符號，真值表，還有transistor level的電路。（Infineon筆試） 30、畫出CMOS的圖，畫出tow-to-one mux gate。（威盛VIA 2003.11.06 上海筆試試題） 31、建筑配電箱用一個二選一mux和一個inv實現異或。（飛利浦－大唐筆試） 32、建筑配電箱畫出Y=A*B+C的cmos電路圖。（科廣試題） 33、用邏輯們和cmos電路實現ab+cd。（飛利浦－大唐筆試） 34、畫出CMOS電路的晶體管級電路圖，實現Y=A*B+C(D+E)。（仕蘭微電子） 35、利用4選1實現F(x,y,z)=xz+yz’。（未知） 36、給一個表達式f=***x+***x+***xx+***x用最少數目的與非門實現（實際上就是化簡）。 37、給出一個簡單的由多個NOT,NAND,NOR組成的原理圖，依照輸進波形畫出各點波形。 38、為了實現邏輯（A XOR B）OR （C AND D），請選用以下邏輯中的一種，并說明為什么？1）INV 2）AND 3）OR 4）NAND 5）NOR 6）XOR 謎底：NAND（未知） 39、用與非門等設計全加法器。（華為） 40、給出兩個門電路讓你分析異同。（華為） 41、用簡單電路實現，當A為輸進時，輸出B波形為…（仕蘭微電子） 42、A,B,C,D,E進行投票，大都從命少數，輸出是F（也就是假定A,B,C,D,E中1的個數比0 多，那么F輸出為1，否則F為0），用與非門實現，輸進數目沒有限制。（未知） 43、用波形暗示D觸發器的功能。（揚智電子筆試） 44、用傳輸門和倒向器搭一個邊沿觸發器。（揚智電子筆試） 45、用邏輯們畫出D觸發器。（威盛VIA 2003.11.06 上海筆試試題） 46、畫出DFF的結構圖,用verilog實現之。（威盛） 47、畫出一種CMOS的D鎖存器的電路圖和版圖。（未知） 48、D觸發器和D鎖存器的區別。（新太硬件口試） 49、簡述latch和filp-flop的異同。（未知） 50、LATCH和DFF的概念和區別。（未知） 51、latch與register的區別,為什么現在多用register.行為級描述中latch如何發生的。南山之橋） 52、用D觸發器做個二分顰的電路.又問什么是狀態圖。（華為） 53、請畫出用D觸發器實現2倍分頻的邏輯電路？（漢王筆試） 54、怎樣用D觸發器、與或非門組成二分頻電路？（東信筆試） 55、How many flip-flop circuits are needed to divide by 16? (Intel) 16分頻？ 56、用filp-flop和logic-gate設計一個1位加法器，輸進carryin和current-stage，輸出 carryout和next-stage. （未知） 57、建筑配電箱用D觸發器做個4進制的計數。iphone music transfer（華為） 59、用你熟悉的建筑配電箱設計體例設計一個可預置初值的7進制循環計數器，15進制的呢？（仕蘭微電子） 60、數字電路設計當然必問Verilog/VHDL，如設計計數器。（未知） 61、BLOCKING NONBLOCKING 賦值的區別。（南山之橋） 64、可編程邏輯器件在現代電子設計中越來越重要，請問：a) 你所知道的可編程邏輯器件 有哪些？（漢王筆試） PAL，PLD，CPLD，FPGA。 81、名詞:sram,ssram,sdram 名詞IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic ｉｎｐｕｔ Output System USB: Universal Serial Bus VHDL: VHIC Hardware Descrtption Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(VCO)。 建筑配電箱動態隨機存儲器的英文縮寫(DRAM)。 單片機、MCU、計較機原理 1、簡單描述一個單片機系統的主要組成模塊，并說明各模塊之間的數據流流向和控制流流向。簡述單片機應用系統的設計原則。（仕蘭微口試題目） 2、畫出8031與2716（2K*8ROM）的連線圖，要求采取三-八譯碼器，8031的P2.5,P2.4和P2.3加入譯碼，根基地址范圍為3000H-3FFFH。該2716有沒有重疊地址？smurfs village for pc 依照是什么？若有，則寫出每片2716的重疊地址范圍。（仕蘭微口試題目） 3、用8051設計一個帶一個8*16鍵盤加驅動八個數碼管（共陽）的原理圖。（仕蘭微口試題目） 4、建筑配電箱PCI總線的含義是什么？PCI總線的主要特點是什么？ （仕蘭微口試題目） 5、中斷的概念？簡述中斷的歷程。（仕蘭微口試題目） 6、如單片機中斷幾個/類型，編中斷程序留意什么題目；（未知） 8、單片機上電后沒有運轉，首先要檢查什么？（東信筆試題） 9、What is PC Chipset? （揚智電子筆試） 芯片組（Chipset）是主板的核心組成部分，依照在主板上的排列位置的分歧，通常分為北橋芯片和南橋芯片。北橋芯片提供對CPU的類型和主頻、內存的類型和最大容量ISA/PCI/AGP插槽、ECC糾錯等支持。南橋芯片則提供對KBC（鍵盤控制器）、RTC（實時時鐘控制器）、USB（通用串行總線）、Ultra DMA/33(66)EIDE數據傳輸體例和ACPI（高級能源治理）等的支持。其中北橋芯片起著主導性的作用，也稱為主橋（Host Bridge）。
