北京博控代理Wiznet以太網芯片W7500P

原廠簡介：

W7500P同W7500不同點在于其內部將PHY也通過SOC工藝集成進去，使得通過單芯片實現全硬件TCP/IP協議棧接入以太網成為可能，同時也為開發者提供了一套更為簡潔的以太網接入方案，簡化了硬件單路，優化了設計成本。
W7500P實現了“MCU + 全硬件TCP/IP協議棧 + MAC + PHY” 支持TCP, UDP, IPv4, ICMP, ARP, IGMP 以及 PPPoE協議，滿足用戶對整體設計方案的需求。
特點

ARM Cortex-M0

• 時鐘頻率 48MHz

全硬件TCP/IP核

• 8個socket
• 每個socket擁有32KBSRAM
• MII（介質無關接口）

內存

• Flash：128KB
• SRAM：16KB到48KB（如32KB socket 緩存已用，可用16KB，如果socket緩存未用，可用48KB）
• 用于Boot程序存儲的ROM：6KB

時鐘，復位及供給管理

• POR（上電復位）
• 穩壓器：3.3V到1.5V
• 8到24MHz的外部晶體振蕩器
• 內部內部8MHz的阻容振蕩器
• 用于CPU時鐘的鎖相環

ADC

• 12bit，8ch，1Msps

DMA

• 6路DMA 控制器
• 外設: UARTs, SPIs

GPIO

• 53 I/Os (16 IO x 3ea, 5 IO x 1ea)

調試方式

• 串行調試 (SWD)

定時器/PWM

• 看門狗*1 (32位減法計數器)
• 計時器*4 (32位或16位減法計數器)
• PWM*8 (帶有6位可編程預分頻器的32計數器/定時器)

通訊接口

• 3 UART (2個帶有FIFO及流控的 UART, 1 個單UART)
• 2 SPI
• 2 I2C (主/從, Fast-mode (400 kbps))http://www.iwiznet.cn/uploadfile/2015/1103/20151103044818940.pdf

加密

• 1 RNG (隨機數生成器): 32位隨機碼

封裝 : 64 TQFP (7×7 mm)