近年來，隨著半導體集成電路制造技術的發展，芯片中所含元件的數量不斷增加，元件的尺寸也因集成度的提升而不斷地縮小。然而，無論元件尺寸如何縮小化，在芯片中各個元件之間仍必須有適當得絕緣或隔離，才能得到良好的元件性質。這方面的技術一般稱為元件隔離技術(Device Isolation Technology),其主要目的是在各元件之間形成隔離物，并且在確保良好隔離效果的情況下，盡量縮小隔離物的區域，以空出更多的芯片面積來容納更多的元件。在各種元件隔離技術中，局部硅氧化方法(L0C00S)和淺溝道隔離區(ShallowTrench, STI)半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH制造過程是最常被采用的兩種技術，尤其后者具有隔離區域小和完成后仍保持基本平坦性等優點，更是近年來頗受重視的半導體制造技術。淺溝道隔離區是0.25um以下半導體技術采用的通用隔離方法，這種隔離的優點是隔離效果好，而且占用面積小。傳統的形成STI隔離層的主要工藝步驟包括:參考圖la，在硅襯底100上覆蓋一層氧化硅101，之后形成氮化硅層102 ;參考圖lb，半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH經過曝光與刻蝕，在氮化硅層102、氧化硅101以及硅襯底100中形成淺溝道隔離凹槽103 (STITrench);參考圖lc，使用化學氣相沉積(CVD)工藝沉積隔離材料104，填充淺溝道隔離凹槽103，同時保證凹槽中沒有不合規格的氣泡；參考圖ld，通過化學機械研磨(CMP)工藝去除氮化硅層102上多余的隔離材料104 ;此時STI區形成。然而，淺溝道隔離工藝尺寸越來越小，使得淺溝道隔離凹槽103的深寬比不斷變大，傳統的STI工藝填充隔離材料104時易在淺溝道隔離凹槽103中形成孔隙，最后進行化學機械研磨工藝后，孔隙被研磨為孔洞，在后續的沉積制程中被填充其他雜質，從而造成淺溝道隔離短路，大大降低淺溝道隔離的隔離特性。為了解決上述問題，不斷有更好的新材料來提高化學氣相沉積能力:比如在半導體技術進入65nm節點后，填充能力更好的高深寬比工藝(HARP)薄膜在業界廣泛使用。但是隨著技術節點的縮小，特別是進入22nm以下的節點后，可以選用的新材料越來越少，這就需要應用更好的方法來提高其填孔能力。
本發明的目的在于提供一種實現淺溝道隔離的工藝方法，使得化學氣相沉積工藝在相同的條件下可以填充更小尺寸的隔離層而不需要引進填充能力更好的新材料，降低了其深寬比，半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH減小化學氣相沉積工藝的負擔。本發明的技術方案是一種淺溝道隔離的工藝方法，包括以下步驟:提供一半導體襯底，并在所述半導體襯底上覆蓋氧化層；進行曝光與刻蝕工藝，以在所述氧化層與半導體襯底中形成淺溝道隔離凹槽；沉積隔離層，所述隔離層填滿所述淺溝道隔離凹槽；進行次平坦化，對所述隔離層實施平坦化處理并且不露出氧化層；進行濕法刻蝕，去除剩余的隔離層與所述氧化層；在所述半導體襯底上依次覆蓋氧化層和氮化層；進行曝光與刻蝕工藝，刻蝕部分所述氮化層，以形成淺溝道隔離凹槽，所述淺溝道隔離凹槽與所述淺溝道隔離凹槽一一對應且相互對準；沉積隔離層；進行次平坦化，對所述隔離層實施平坦化處理，形成淺溝道隔離。進一步的，所述氧化層和氧化層的材質為氧化硅，所述氮化層的材質為
氮化硅。進一步的，所述隔離層和隔離層的材質為氧化硅。進一步的，所述隔離層和隔離層采用化學氣相沉積法形成，并且沉積后凹槽中沒有不合規格的氣泡。進一步的，在進行次平坦化和次平坦化的步驟中，均采用化學機械研磨法。進一步的，在進行次平坦化之后，所述氧化層上剩余的隔離層厚度為50埃 600埃。進一步的，在形成淺溝道隔離的步驟和形成淺溝槽隔離的步驟中，使用相同的掩模板進行曝光。進一步的，在所述半導體襯底上沉積隔離層的步驟之前還包括，采用濕法刻蝕擴大所述淺溝道隔離凹槽的寬度。與現有技術相比，本發明具有以下優點:1、本發明通過在形成氮化層的步驟之前，先形成淺溝槽隔離凹槽，相比于現有技術，降低了隔離層填充的淺溝道隔離凹槽時的深寬比，從而提高了填充能力，實現較佳的隔離效果，并降低工藝制作成本；2、在次平坦化步驟中對隔離層實施平坦化時不露出氧化層，保留部分隔離層的厚度，能夠防止平坦化步驟對半導體襯底的損傷，其后用濕法均勻的去除半導體襯底上的氧化層與隔離層，保證了半導體襯底表面平坦度的同時，避免了半導體襯底可能的損傷，從而可以在一定的范圍下提高平坦化工藝的水平；3、半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH本發明所述工藝過程方法簡單，可以與傳統淺溝道隔離相關工藝相融，無需引用新材料，就能實現較好的淺溝槽隔離，進而可以維持現有化學機械研磨、化學氣相沉積等設備的使用技術的節點范圍，并在相同的設備可以應用于更低節點技術生產，減小設備的更新頻率。
圖1a Id為現有技術中實現淺溝道隔離的制作過程的結構示意圖。圖2為本發明一實施例中淺溝道隔離的制作過程流程圖。圖3a 3i為本發明一實施例中淺溝道隔離的制作過程的結構示意圖。
具體實施例方式為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容做進一步說明。當然本發明并不局限于該具體實施例，本領域的技術人員所熟知的一般替換也涵蓋在本發明的保護范圍內。其次，本發明利用示意圖進行了詳細的表述，在詳述本發明實例時，為了便于說明，示意圖不依照一般比例局部放大，不應對此作為本發明的限定。本發明的核心思想是:通過在形成氮化層的步驟之前先形成淺溝槽隔離凹槽，減小了沉積的深度，在相同的工藝條件下不需要引進新材料就可以提高淺溝道隔離凹槽的填充能力；半導體淺溝道隔離層專用HD減速機CSF-40-80-2UH用濕法處理次平坦化之后半導體襯底上剩余的隔離層和氧化層，保證平坦度的同時避免了半導體襯底的損傷。圖2為本發明一實施例中淺溝道隔離的制作過程流程圖，如圖2所示，本發明提出一種實現淺溝道隔離的工藝方法，包括以下步驟:步驟SOl:提供一半導體襯底，并在所述半導體襯底上覆蓋氧化層；步驟S02:進行曝光與刻蝕工藝，以在所述氧化層與半導體襯底中形成淺溝道隔離凹槽；步驟S03:沉積隔離層，所述隔離層填滿所述淺溝道隔離凹槽；步驟S04:進行次平坦化，對所述隔離層實施平坦化處理并且不露出第
權利要求
1.一種實現淺溝道隔離的工藝方法，其特征在于，包括以下步驟: 提供一半導體襯底，并在所述半導體襯底上覆蓋氧化層； 進行曝光與刻蝕工藝，以在所述氧化層與半導體襯底中形成淺溝道隔離凹槽； 沉積隔離層，所述隔離層填滿所述淺溝道隔離凹槽； 進行次平坦化，對所述隔離層實施平坦化處理并且不露出氧化層； 進行濕法刻蝕，去除剩余的隔離層與所述氧化層； 在所述半導體襯底上依次覆蓋氧化層和氮化層； 進行曝光與刻蝕工藝，刻蝕部分所述氮化層，以形成淺溝道隔離凹槽，所述淺溝道隔離凹槽與所述淺溝道隔離凹槽一一對應且相互對準； 沉積隔離層； 進行次平坦化，對所述隔離層實施平坦化處理，形成淺溝道隔離。
2.如權利要求1所述的實現淺溝道隔離的工藝方法，其特征在于，所述氧化層和氧化層的材質為氧化硅，所述氮化層的材質為氮化硅。
3.如權利要求1所述的實現淺溝道隔離的工藝方法，其特征在于，所述隔離層和隔離層的材質為氧化硅。
4.如權利要求3所述的實現淺溝道隔離的工藝方法，其特征在于，所述隔離層和隔離層采用化學氣相沉積法形成。
5.如權利要求1所述的實現淺溝道隔離的工藝方法，其特征在于，在進行次平坦化和次平坦化的步驟中，均采用化學機械研磨法。
6.如權利要求1所述的實現淺溝道隔離的工藝方法，其特征在于，在進行次平坦化之后，所述氧化層上剩余的隔離層厚度為50埃 600埃。
7.如權利要求1至6中任意一項所述的實現淺溝道隔離的工藝方法，其特征在于，在形成淺溝道隔離凹槽的步驟和形成淺溝槽隔離凹槽的步驟中，使用相同的掩模板進行曝光。
8.如權利要求1至6中任意一項所述的實現淺溝道隔離的工藝方法，其特征在于，在所述半導體襯底上沉積隔離層的步驟之前還包括，采用濕法刻蝕擴大所述淺溝道隔離凹槽的寬度。
全文摘要
本發明提供了一種實現淺溝道隔離的工藝方法，包括在半導體襯底上覆蓋氧化層，并形成淺溝道隔離凹槽，沉積隔離層填充所述淺溝道隔離凹槽，對隔離層實施平坦化并且不露出氧化層，濕法刻蝕去除剩余的隔離層與氧化層，依次覆蓋氧化層和氮化層，刻蝕所述氮化層形成淺溝道隔離凹槽。通過兩次隔離材料的填充降低了凹槽深寬比，在相同的工藝條件下不需要引進新材料就可以提高淺溝道隔離凹槽的填充能力，同時采用的濕法刻蝕去除隔離層保證平坦度的同時避免了對半導體襯底可能的損傷。
